そもそもCTLEとDFEって何?
CTLEとDFEは、高速シリアルインタフェースの受信側で採用されるイコライザー(受信するまでに劣化した信号を改善する仕組み)の種類。高速シリアルインタフェースの通信では、CTLEがよく使われるが、最近ではCTLEとDFEを組み合わせて使うケースが多い。 以下で両方の詳細についてまとめた。CTLEはアナログフィルタの組み合わせ
CTLEはContinuous Time Linear Equalizerの略で、日本語で連続時間線形イコライザ―と呼ばれる。CTLEの原理としては、伝送路で発生したインサーションロスをハイパスフィルターで補償して、ジッタを低減する。CTLEには色々とバリエーションがあり、ハイパスフィルターだけではなく、以下の例のようにローパスフィルターを併用して、ノイズの影響の低減などをはかるものもある。また、アクティブフィルタによりCTLEを構成するものもある。
DFEはデジタルフィルタにより構成
DFEはDecision feedback Equalizerの略で、日本語で判定帰還型イコライザーと呼ばれる。波形の歪みが大きい場合、CTLEでは補償が困難になるが、DFEを使用することで波形の歪みを補償することができる。DFEは以下のようなデジタルフィルタになっている。フィードバックという名の通り、出力信号に遅延をつけ、設計した係数をかけて加算している。この遅延させて係数をかける段数をタップと呼ぶ。以下の図では、3段遅延をかけて係数をかけて加算しているので、タップ数は3となる。
DFEにもデメリットはあるので必要かどうか見極めが大事
DFEを組み合わせることで波形の改善が望めるが、良いことばかりではない。FPGAやSoCにDFEを採用する場合、回路規模が大きくなってロジックリソースを消費したり、シリコンの面積が大きくなったりといったデメリットがある。また、消費電力も増加する。
信号の伝送線路が十分短く、CTLEだけで問題なく通信できる場合は、無理にDFEを採用する必要はない。DFEを採用する場合は、設計する伝送線路の状況を見極める必要がある。
また、DFEを採用する場合にも、タップ数を大きくすればするほど回路規模や消費電力は増えるので、適切なタップ数を設計する必要がある。
送信側ではFFEが使われる
CTLEとDFEは主に受信側で使われるイコライザーだが、高速信号IFの送信側ではFFE(Feed Forward Equalizer)というイコライザーが使われる。FFEについては以下の記事で説明しているので、興味があれば読んでみてください。
0 件のコメント :
コメントを投稿