電源ノイズ対策のフェライトビーズはDCRに要注意。DCRによる電圧降下で不具合の原因になることも

フェライトビーズのDCR(DC抵抗、直流抵抗)とは?どう見れば良いか?

LSIやFPGAの電源ラインで、ノイズ対策のためにフェライトビーズ(Ferrite Beads、FB)を挿入することがある。最近では、基板上に実装するのであればチップフェライトビーズを使用するケースが多い。

ノイズの対策としてフェライトビーズを採用する場合、周波数特性やインピーダンスなどの性能に注目することが多いと思う。また、ある程度電流が流れる箇所にフェライトビーズを挿入する場合は、定格電流も重要なパラメータになるだろう。

一方、ほとんどのフェライトビーズのデータシートにはDCR(DC抵抗、直流抵抗とも書かれる)というパラメータもあるが「このDCRをどう見れば良いかよくわからない」という声をたまに聞くことがあるので、今回は私の理解でDCRの値をどう見るかをまとめてみたい。

なお、DCRについてはフェライトビーズに限らずインダクタやコイル全般に関連する話題ではあるが、今回はあえて電源ノイズ対策として基板上にフェライトビーズを挿入する場合の注意点に絞って書いていく。

まず、DCRとはその名の通り、直流に対する抵抗となる。フェライトビーズを挿入する回路を直流回路と考えた場合、DCRの大きさの抵抗が回路に挿入されたことと等価になる。

電圧が小さく大電流が流れる場合はDCRに要注意

抵抗が挿入されるということは、オームの法則で考えてみれば、LSIやFPGAなどが引く電流大きくなるほど電圧降下が大きくなる。

最近のLSIやFPGAの電源電圧は低電圧化が進んでいるが、その分、電源の変動幅に対する許容範囲は厳しくなっている。たとえばICの電源電圧として±10%の誤差を許容できるとした場合、3.3Vの電源電圧であれば3.3±0.33Vまでは許容されるが、1.0Vの電源電圧だと1.0±0.1Vまでしか許容されない。

ここでフェライトビーズのDCRに話を戻して1つ例を考えると、例えば1.0Vの電源電圧を持つLSIの電源ラインにDCRが300mΩのフェライトビーズを挿入した場合、LSIが電流を500mA程度引いたら0.15V程度電圧降下し、0.85V程度まで電源電圧はドロップしてしまう。

もしこのICの定格電圧が1.0V±10%であれば、下限の0.9Vを割り込んでしまい、動作が不安定になるなど、不具合の原因になることもありえる。

電源電圧供給にはDCDCコンバータやLDOを使用する場合が多いが、これらの電源ICの出力を0.9Vに設定していたとしても誤差やノイズがのるため、実際にはさらに電圧が降下する可能性もある。さらに、基板上のパターンによっても電圧降下は発生するため、パターンによるドロップの影響も考慮する必要がある。

事前に許容できるDCRの値の確認が必要

冒頭で書いた通り、ノイズ対策としてフェライトビーズを使うとノイズに対する特性に注目しがちだが、電圧要求が厳しく大きな電流が流れる箇所にフェライトビーズを挿入する場合は、DCRも重要なパラメータになってくる。

フェライトビーズを採用するときは、許容できる電圧を確認したうえで挿入する箇所に流れる電流を見積もったり、電源電圧を供給する部品の誤差も考えつつ、許容できるDCRの大きさを考えて部品を選定する必要がある。


0 件のコメント :

コメントを投稿